مقدمة :
تتكون الدارات التكاملية من عدد من العائلات المنطقية تختلف فيما بينها بنوع العناصر النصف الناقلة فيها و بكيفية توصيل هذه العناصر مع بعضها البعض لتشكيل البوابات . و من هذه العائلات العائلة المنطقية CMOS و هي اختصاراً لـ Complementary Metal Oxide Semiconductor أي شبه موصل أكسيد الفلز المكمـِّل ويعد فئة كبيرة من الدوائر المدمجة. تحتوي شريحة CMOS على معالج دقيق ومتحكم دقيق و ذاكرة وصول عشوائي ودوائر أخرى للمنطق الرقمي. الطابع المركزي للتكنولوجيا هو أنها تستخدم طاقة هائلة عندما تتغير حالة الترانزستور بها بين وضع التشغيل والإغلاق. بالتالي فإن CMOS يستخدم قدر صغيرة من الطاقة ولا تنتج قدر هائل من الحرارة كالذي تنتجه دوائر منطقية أخرى. يستطيع CMOS أيضـًا أن يخزن سعة عالية من الوظائف المنطقية على الشريحة. تشير كلمة "المكمـِّل" إلى أن تصميمه يستخدم زوج من الترانزستور للوظائف المنطقية، ويتم استخدام أحدهما فقط في المرة الواحدة. العبارة "شبه موصل أكسيد الفلز" تشير إلى طبيعة عملية التصنيع التي تستخدم أصلاً لبناء شرائح CMOS. أنتجت هذه العملية ترانزستور متأثر بالمجال (Field Effect Transistors) له قطب كهربائي (إلكترود) ذو بوابة فلزية (معدنية)، توضع بأعلى العازل المؤكسد والذي في المقابل يوجد بأعلى المادة الخام لشبه الموصل. أما اليوم فتصنع أقطاب البوابات من مادة مختلفة وهى البولي-سيليكون، وذلك بدلاً من استخدام المعادن، وبالرغم من ذلك فمازال الاسم سيمـُس يستخدم لوصف السلالات الحديثة للعملية الأصلية. أحياناً تعرف الشريحة التي تحتوي على عدد كبير من ترانزستورات CMOS والتي يتم تجميعها بإحكام بتشيمـُس وهو لفظ إنجليزي للاختصار Complementary High-Density Metal Oxide Semiconductor أي شبه موصل أكسيد الفلز المكمـِّل العالي السعة . يعبر عن CMOS أحياناً بـِ complementary-symmetry metal–oxide–semiconductor
إنّ العبارة "complementary-symmetry" تشير إلى حقيقة أنّ نموذج التصميم الرقمي مع CMOS تستخدم أزواج مكملة و متناسقة من نوع p و n في ترانزستورات (MOSFETs) لوظائف المنطق. تحتوي هذه العائلة على ترانزستورات (MOS) بقناة n و قناة p عل نفس الشريحة و تستخدم في دارات (LSI) (SSI) (MSI)و تستخدم في العديد من الرقائق مثل المعالج المصغر وRAM الستاتيكية . و غيرها من الدارات المنطقية الرقمية. لكن عيب هذه العائلة هو بطؤها النسبي و عدم قدرتها على إعطاء تيار كافٍ على مخرجها للتحكم في دارات من نوع آخر (فقط يمكن التحكم بدارات (CMOS) لذا لا تستخدم دارات CMOSمن النوع (SSI) (MSI) في كثير من التطبيقات العامة .و من مزايا هذه العائلة عدم الحاجة إلى استخدام مقاومات على الشريحة السيليكونية .
ميزات العائلة : CMOS
لهذه العائلة ميزات عديدة منه :
.1\ انخفاض الكلف
.\2استهلاك منخفض للقدرة
.\3أداء مقاوم للضجيج
.\4ممانعة دخل عالية جداً
.\5 تتوفر فيها عناصر جديدة مثل المفتاح التشابهي الذي لا يوجد في العائلات الأخرى
.\6يمكن تغذية دارات هذه العائلة بجهود تتراوح بين(3_15)
تتميز عائلة CMOS بإمكانية تغذية داراتها بجهد يتراوح بين 3 و 15 فولط و بأنّ تيار الدخل اللازم لقيادة البوابة صغير جداً و يساوي عادةً إلى (1 PA) أو أقل و بنا أنّ قيمة تيار الخرج تساوي (1MA) على الأقل فإنّ قدرة التحميل لهذه البوابات كبيرة جداً.مع ذلك لا يستفيد المصممون من هذه القدرة بشكل كامل و ذلك للحفاظ على سرعة البوابة .فكل إضافة لبوابة على المخرج تزيد من الحمولة السعوية و بالتالي تزيد من زمن تأخر الإنتشار للبوابة . فإذا كانت سعة الدخل للبوابة تتراوح ما بين (5-10 PF) فإنّ وصل خمسة بوابات على الخرج سيؤدي إلى تحميل البوابة القائدة بحمولة سعوية تتراوح ما بين (25-50 PF) مما يؤدي في حال تغذية البوابة بـ 5 فولط إلى تأخير زمني يتراوح ما بين (50-100NS) و هذا أطول بكثير من زمن التأخير لبوابات الـ TTL المحملة بنفس الحمولة . يبلغ هامش الضجيج لدارات CMOS (1V) و ذلك في حال تغذيتها بـ (5V) و يصبح هذا الهامش أكبر عند تغذيتها بجهد أكبر . من الصفات الهامة لعائلة CMOS أنّ الطاقة المستهلكة من البوابة عندما يكون خرجها على مستوى منطقي ثابت صغير جداً.بحيث يمكن اعتبارها مساوية للصفر.و يعتمد مقدار هذه الطاقة على تردد الانتقال و الحمولة السعوية و جهد التغذية .فمثلاً عند تردد انتقال قدره (10^5 HZ) و حمولة سعوية قدرها (50PF) وجهد تغذية فدره(5V) تبلغ الطاقة المبددة (0.2mW) للبوابة الواحدة .وهذا أصغر بكثير من استهلاك بوابات الـTTL .لذلك عندما تكون سرعة العمل المطلوبة أقل من سرعة بوابات الـ TTL من المفيد في كثير من الأحيان استخدام بوابات CMOS الأقل كلفة و استهلاكاً للطاقة . عندما تستخدم بوابة الـ TTL لقيادة بوابات الـ CMOS ليست هناك مشكلة لتأمين التيار الكافي لقيادة عدة بوابات CMOS.لكن جهد الخرج لبوابة الـTTL لن يكون كافياً على الرغم من تغذية العائلتين بنفس جهد التغذية (5 V) لذلك يجب لتأمين الجهد الكافي لقيادة بوابات الـ CMOS وصل مقاومتين ما بين القطب الموجب لجهد التغذية (5 V)و مخرج بوابة الـTTL و عندما تستخدم بوابة CMOSلقيادة بوابات الـ TTL فإنّ المشكلة ليست في مستوى الجهد الذي تعطيه بوابة الـCMOS و الذي يعتبر مناسباً لبوابات الـ TTL و إنما في التيار الذي يمكن أن يعطيه مخرج بوابة الـ CMOS فالعائلة 4000لا تستطيع بشكل عام تأمين التيار اللازم لقيادة أي بوابة TTL .لذلك يجب استخدام دارات عزل مناسبة بين البوابة القائدة و المقادة للتغلب على هذه المشكلة .
لمحة عن تاريخ التطوير :
اخترعت دارات CMOS في عام 1963 من قبل Frank Wanlass . إنّ دارات CMOS التكاملية الأولى صنعت في عام 1968 عن طريق مجموعة تحت قيادة Albert Medwin . وجدتCMOS متبنون أوائل في صناعة الساعة و الحقول الأخرى حيث كانت حياة البطارية أكثر أهمية و بعد حوالي خمسة و عشرون سنة أصبحت CMOS التقنية السائدة في الدارات التكاملية الرقمية. في البداية كانت دارات CMOS معرضة جداً للضرر من ESD electrostatic discharge ولكن الأجيال اللاحقة كانت مزودة بمجموعة من دارات الحماية المتورطة التي تساعد على امتصاص الشحنات الكهربائية دون أن تسبب أي ضرر. و من ناحية أخرى الأجيال المبكرة مثل 4000 series التي استعملت الألمنيوم كمادة للبوابة كانت تتحمل التغيرات في الجهد(3-15 V) في التيار المستمر. ولعدة سنوات صمم منطق CMOS للعمل بـ (5 V) و الذي فرض من قبل TTL. وبحلول عام 1990 انخفاض تبديد الطاقة أكثر أهمية من التوصيل السهل إلى TTL.
البوابات المنطقية من النوع : CMOS
بوابة : NAND
• الدارة في الأسفل تمتلك مدخلين و خرج وحيد.
• عندما يكون مدخل واحد على الأقل(منخفض) في المستوى المنطقي صفر فإنّ الترانزستور المكافئ من النوع p سوف يتم وصله بينما الترانزستور من نوع n سوف يغلق .
• وبناءً على ذلك فإنّ جهد الخرج سوف يكون (مرتفع) في المستوى المنطقي واحد.
• و بشكل معاكس إذا كان كلا المدخلين في المستوى المنطقي واحد فإنّ كلا الترانزستورين من النوع p في أعلى الدارة سوف يتحولوا لقاطعين مفتوحين و كلا الترانزستورين من النوع n سوف يكونا موصولين(سلك).
• لذلك فإن جهد الخرج سوف يكون منخفض.
بوابة : NOR
• الدارة في الأسفل تمتلك مدخلين و خرج وحيد.
• عندما يكون مدخل واحد على الأقل(مرتفع) في المستوى المنطقي واحد فإنّ الترانزستور المكافئ من النوع p سوف يكون قاطع مفتوح بينما الترانزستور من نوع n سوف يغلق .
• وبناءً على ذلك فإنّ جهد الخرج سوف يكون (منخفض) في المستوى المنطقي صفر.
• و بشكل معاكس إذا كان كلا المدخلين في المستوى المنطقي صفر فإنّ كلا الترانزستورين من النوع p في أعلى الدارة سوف تصبح دارات مغلقة و كلا الترانزستورين من النوع n سيصبحان قاطعين مفتوحين.
• لذلك فإن جهد الخرج سوف يكون مرتفع.
العاكس CMOS
• الدارة في الأسفل هي أبسط بوابة في منطق CMOS
• عندما يكون جهد الدخل(0 V) الترانزستور في الأعلى و الذي هو من النوع P سوف يتم وصله (قاطع مغلق) بينما الترانزستور في الأسفل سوف يعمل كدارة مفتوحة.
• لذلك سوف يظهر جهد التغذية على الخرج.
• و بشكل معاكس عندما يتم إدخال جهد مرتفع (5 V) على الدخل الترانزستور في الأسفل من النوع n سوف يتم وصله(قاطع مغلق) بينما الترانزستور في الأعلى سوف يعمل كدارة مفتوحة.
• لذلك فإنّ جهد الخرج يكون منخفض(0 V).
نستطيع أن نقول أن ّأي عائلة منطقية أو أي طراز في العائلة يتميز بواسطة أربع صفات و هي :
1. زمن تأخير الانتشار .
2. الاستطاعة المستهلكة.
3. قدرة التحميل.
4. هامش الضجيج.
منطق الترانزستور -ترانزستور TTL- Transistor Transistor Logic
وهى العائلة الأكثر إستخداما و تتضمن عائلات فرعية هى : :
• - العائلة القياسية Standered TTL******
• - العائلة المنخفضة القدرةLow power TTL******
• - العائلة عالية السرعTTLHigh speed TTL
• - عائلة Shottky clamped TTL******
• - عائلة الشوتكى مخفضة القدرةLow power Shottky
العائلة القياسية Standered TTL :
الشكل التالى يوضح دارة بوابة NAND منفذة بتقنية عائلة TTL القياسية - لمن أراد الشرح بالتفصيل فاليحاول فهمها بنفسه أولا ثم يطرح علينا أفكاره قبل طلب الشرح المفصل - - تعمل الدارة بتغذية مصدر قدرة +5 فولت - هذه الدارة لها زمن تأخير 10 نانو ثانية - الفقد في القدرة للبوابة = 10 مللى واط - أقصى تردد للعمل هو 35 ميجا هرتز
العائلة منخفضة القدرة Low power TTL :
ودارة نفس البوابة (NAND) في هذه العائلة (المنخفضة القدرة) مشابهة لمثيلتها في العائلة السابقة (العائلة القياسية) ولكنها مختلفة في عدم وجود الثنائى CR1 كما أن قيم المقاومات بها مختلفة وهى كالتالى : R1=40K R2=20K R3=12K R4=500 ويكون ناتجا من هذا الإختلاف أن التيار المار أقل وفقد القدرة أقل. وهذه العائلة الفرعية لها زمن تأخير 33 نانوثانية والفقد في القدرة للبوابة هو 1 مللى واط وأقصى تردد هو 3 ميجا هرتز
العائلة العالية السرعة High Speed TTL:
وتم بناء هذه العائلة بإضافة زوج دارلينجتون Darlington - Q3/Q4 وتقليل قيم المقاومات مما يسرع الإنتقال من حالة منطقية إلى أخرى. وفى هذه العائلة الفرعية لها زمن تأخير = 6 نانوثانية وقدرة مفقودة بمقدار 22 مللى واط في البوابة الواحدة وأقصى تردد يمكن العمل عليه هو 50 ميجا هرتز.
عائلة الربط بالشوتكى SCHOTTKY-Clamped TTL :
وهى أخر العائلات الفرعية (تحت الTTL) ظهورا وهى أسرع من أى عائلة TTL أخرى وتختلف هذه العائلة الفرعية عن أى عائلة أخرى في الTTL في أنها تستخدم ترانزستور معدل حيث توصل قاعدة الترانزستور بمجمعه عن طريق موحد شوتكى (كما هو موضح بالشكل) ويعمل الدايود على تحويل تيار القاعدة عندما يكون الترانزستور في حالة غلق ON وذلك حتى يمنعه من تخزين الشحنات التى تبطىء من سرعته عندما يتحول من الحالة ON إلى الحالة OFF . وهذا يسرع الأداء العام للدارة مما يعطي للبوابة زمن انتقال يساوى 3 نانوثانية ومعدل إستهلاك للقدرة = 19 مللى واط وأقصى تردد يمكن العمل عليه هو 125 ميجا هرتز
تتكون الدارات التكاملية من عدد من العائلات المنطقية تختلف فيما بينها بنوع العناصر النصف الناقلة فيها و بكيفية توصيل هذه العناصر مع بعضها البعض لتشكيل البوابات . و من هذه العائلات العائلة المنطقية CMOS و هي اختصاراً لـ Complementary Metal Oxide Semiconductor أي شبه موصل أكسيد الفلز المكمـِّل ويعد فئة كبيرة من الدوائر المدمجة. تحتوي شريحة CMOS على معالج دقيق ومتحكم دقيق و ذاكرة وصول عشوائي ودوائر أخرى للمنطق الرقمي. الطابع المركزي للتكنولوجيا هو أنها تستخدم طاقة هائلة عندما تتغير حالة الترانزستور بها بين وضع التشغيل والإغلاق. بالتالي فإن CMOS يستخدم قدر صغيرة من الطاقة ولا تنتج قدر هائل من الحرارة كالذي تنتجه دوائر منطقية أخرى. يستطيع CMOS أيضـًا أن يخزن سعة عالية من الوظائف المنطقية على الشريحة. تشير كلمة "المكمـِّل" إلى أن تصميمه يستخدم زوج من الترانزستور للوظائف المنطقية، ويتم استخدام أحدهما فقط في المرة الواحدة. العبارة "شبه موصل أكسيد الفلز" تشير إلى طبيعة عملية التصنيع التي تستخدم أصلاً لبناء شرائح CMOS. أنتجت هذه العملية ترانزستور متأثر بالمجال (Field Effect Transistors) له قطب كهربائي (إلكترود) ذو بوابة فلزية (معدنية)، توضع بأعلى العازل المؤكسد والذي في المقابل يوجد بأعلى المادة الخام لشبه الموصل. أما اليوم فتصنع أقطاب البوابات من مادة مختلفة وهى البولي-سيليكون، وذلك بدلاً من استخدام المعادن، وبالرغم من ذلك فمازال الاسم سيمـُس يستخدم لوصف السلالات الحديثة للعملية الأصلية. أحياناً تعرف الشريحة التي تحتوي على عدد كبير من ترانزستورات CMOS والتي يتم تجميعها بإحكام بتشيمـُس وهو لفظ إنجليزي للاختصار Complementary High-Density Metal Oxide Semiconductor أي شبه موصل أكسيد الفلز المكمـِّل العالي السعة . يعبر عن CMOS أحياناً بـِ complementary-symmetry metal–oxide–semiconductor
إنّ العبارة "complementary-symmetry" تشير إلى حقيقة أنّ نموذج التصميم الرقمي مع CMOS تستخدم أزواج مكملة و متناسقة من نوع p و n في ترانزستورات (MOSFETs) لوظائف المنطق. تحتوي هذه العائلة على ترانزستورات (MOS) بقناة n و قناة p عل نفس الشريحة و تستخدم في دارات (LSI) (SSI) (MSI)و تستخدم في العديد من الرقائق مثل المعالج المصغر وRAM الستاتيكية . و غيرها من الدارات المنطقية الرقمية. لكن عيب هذه العائلة هو بطؤها النسبي و عدم قدرتها على إعطاء تيار كافٍ على مخرجها للتحكم في دارات من نوع آخر (فقط يمكن التحكم بدارات (CMOS) لذا لا تستخدم دارات CMOSمن النوع (SSI) (MSI) في كثير من التطبيقات العامة .و من مزايا هذه العائلة عدم الحاجة إلى استخدام مقاومات على الشريحة السيليكونية .
ميزات العائلة : CMOS
لهذه العائلة ميزات عديدة منه :
.1\ انخفاض الكلف
.\2استهلاك منخفض للقدرة
.\3أداء مقاوم للضجيج
.\4ممانعة دخل عالية جداً
.\5 تتوفر فيها عناصر جديدة مثل المفتاح التشابهي الذي لا يوجد في العائلات الأخرى
.\6يمكن تغذية دارات هذه العائلة بجهود تتراوح بين(3_15)
تتميز عائلة CMOS بإمكانية تغذية داراتها بجهد يتراوح بين 3 و 15 فولط و بأنّ تيار الدخل اللازم لقيادة البوابة صغير جداً و يساوي عادةً إلى (1 PA) أو أقل و بنا أنّ قيمة تيار الخرج تساوي (1MA) على الأقل فإنّ قدرة التحميل لهذه البوابات كبيرة جداً.مع ذلك لا يستفيد المصممون من هذه القدرة بشكل كامل و ذلك للحفاظ على سرعة البوابة .فكل إضافة لبوابة على المخرج تزيد من الحمولة السعوية و بالتالي تزيد من زمن تأخر الإنتشار للبوابة . فإذا كانت سعة الدخل للبوابة تتراوح ما بين (5-10 PF) فإنّ وصل خمسة بوابات على الخرج سيؤدي إلى تحميل البوابة القائدة بحمولة سعوية تتراوح ما بين (25-50 PF) مما يؤدي في حال تغذية البوابة بـ 5 فولط إلى تأخير زمني يتراوح ما بين (50-100NS) و هذا أطول بكثير من زمن التأخير لبوابات الـ TTL المحملة بنفس الحمولة . يبلغ هامش الضجيج لدارات CMOS (1V) و ذلك في حال تغذيتها بـ (5V) و يصبح هذا الهامش أكبر عند تغذيتها بجهد أكبر . من الصفات الهامة لعائلة CMOS أنّ الطاقة المستهلكة من البوابة عندما يكون خرجها على مستوى منطقي ثابت صغير جداً.بحيث يمكن اعتبارها مساوية للصفر.و يعتمد مقدار هذه الطاقة على تردد الانتقال و الحمولة السعوية و جهد التغذية .فمثلاً عند تردد انتقال قدره (10^5 HZ) و حمولة سعوية قدرها (50PF) وجهد تغذية فدره(5V) تبلغ الطاقة المبددة (0.2mW) للبوابة الواحدة .وهذا أصغر بكثير من استهلاك بوابات الـTTL .لذلك عندما تكون سرعة العمل المطلوبة أقل من سرعة بوابات الـ TTL من المفيد في كثير من الأحيان استخدام بوابات CMOS الأقل كلفة و استهلاكاً للطاقة . عندما تستخدم بوابة الـ TTL لقيادة بوابات الـ CMOS ليست هناك مشكلة لتأمين التيار الكافي لقيادة عدة بوابات CMOS.لكن جهد الخرج لبوابة الـTTL لن يكون كافياً على الرغم من تغذية العائلتين بنفس جهد التغذية (5 V) لذلك يجب لتأمين الجهد الكافي لقيادة بوابات الـ CMOS وصل مقاومتين ما بين القطب الموجب لجهد التغذية (5 V)و مخرج بوابة الـTTL و عندما تستخدم بوابة CMOSلقيادة بوابات الـ TTL فإنّ المشكلة ليست في مستوى الجهد الذي تعطيه بوابة الـCMOS و الذي يعتبر مناسباً لبوابات الـ TTL و إنما في التيار الذي يمكن أن يعطيه مخرج بوابة الـ CMOS فالعائلة 4000لا تستطيع بشكل عام تأمين التيار اللازم لقيادة أي بوابة TTL .لذلك يجب استخدام دارات عزل مناسبة بين البوابة القائدة و المقادة للتغلب على هذه المشكلة .
لمحة عن تاريخ التطوير :
اخترعت دارات CMOS في عام 1963 من قبل Frank Wanlass . إنّ دارات CMOS التكاملية الأولى صنعت في عام 1968 عن طريق مجموعة تحت قيادة Albert Medwin . وجدتCMOS متبنون أوائل في صناعة الساعة و الحقول الأخرى حيث كانت حياة البطارية أكثر أهمية و بعد حوالي خمسة و عشرون سنة أصبحت CMOS التقنية السائدة في الدارات التكاملية الرقمية. في البداية كانت دارات CMOS معرضة جداً للضرر من ESD electrostatic discharge ولكن الأجيال اللاحقة كانت مزودة بمجموعة من دارات الحماية المتورطة التي تساعد على امتصاص الشحنات الكهربائية دون أن تسبب أي ضرر. و من ناحية أخرى الأجيال المبكرة مثل 4000 series التي استعملت الألمنيوم كمادة للبوابة كانت تتحمل التغيرات في الجهد(3-15 V) في التيار المستمر. ولعدة سنوات صمم منطق CMOS للعمل بـ (5 V) و الذي فرض من قبل TTL. وبحلول عام 1990 انخفاض تبديد الطاقة أكثر أهمية من التوصيل السهل إلى TTL.
البوابات المنطقية من النوع : CMOS
بوابة : NAND
• الدارة في الأسفل تمتلك مدخلين و خرج وحيد.
• عندما يكون مدخل واحد على الأقل(منخفض) في المستوى المنطقي صفر فإنّ الترانزستور المكافئ من النوع p سوف يتم وصله بينما الترانزستور من نوع n سوف يغلق .
• وبناءً على ذلك فإنّ جهد الخرج سوف يكون (مرتفع) في المستوى المنطقي واحد.
• و بشكل معاكس إذا كان كلا المدخلين في المستوى المنطقي واحد فإنّ كلا الترانزستورين من النوع p في أعلى الدارة سوف يتحولوا لقاطعين مفتوحين و كلا الترانزستورين من النوع n سوف يكونا موصولين(سلك).
• لذلك فإن جهد الخرج سوف يكون منخفض.
بوابة : NOR
• الدارة في الأسفل تمتلك مدخلين و خرج وحيد.
• عندما يكون مدخل واحد على الأقل(مرتفع) في المستوى المنطقي واحد فإنّ الترانزستور المكافئ من النوع p سوف يكون قاطع مفتوح بينما الترانزستور من نوع n سوف يغلق .
• وبناءً على ذلك فإنّ جهد الخرج سوف يكون (منخفض) في المستوى المنطقي صفر.
• و بشكل معاكس إذا كان كلا المدخلين في المستوى المنطقي صفر فإنّ كلا الترانزستورين من النوع p في أعلى الدارة سوف تصبح دارات مغلقة و كلا الترانزستورين من النوع n سيصبحان قاطعين مفتوحين.
• لذلك فإن جهد الخرج سوف يكون مرتفع.
العاكس CMOS
• الدارة في الأسفل هي أبسط بوابة في منطق CMOS
• عندما يكون جهد الدخل(0 V) الترانزستور في الأعلى و الذي هو من النوع P سوف يتم وصله (قاطع مغلق) بينما الترانزستور في الأسفل سوف يعمل كدارة مفتوحة.
• لذلك سوف يظهر جهد التغذية على الخرج.
• و بشكل معاكس عندما يتم إدخال جهد مرتفع (5 V) على الدخل الترانزستور في الأسفل من النوع n سوف يتم وصله(قاطع مغلق) بينما الترانزستور في الأعلى سوف يعمل كدارة مفتوحة.
• لذلك فإنّ جهد الخرج يكون منخفض(0 V).
نستطيع أن نقول أن ّأي عائلة منطقية أو أي طراز في العائلة يتميز بواسطة أربع صفات و هي :
1. زمن تأخير الانتشار .
2. الاستطاعة المستهلكة.
3. قدرة التحميل.
4. هامش الضجيج.
منطق الترانزستور -ترانزستور TTL- Transistor Transistor Logic
وهى العائلة الأكثر إستخداما و تتضمن عائلات فرعية هى : :
• - العائلة القياسية Standered TTL******
• - العائلة المنخفضة القدرةLow power TTL******
• - العائلة عالية السرعTTLHigh speed TTL
• - عائلة Shottky clamped TTL******
• - عائلة الشوتكى مخفضة القدرةLow power Shottky
العائلة القياسية Standered TTL :
الشكل التالى يوضح دارة بوابة NAND منفذة بتقنية عائلة TTL القياسية - لمن أراد الشرح بالتفصيل فاليحاول فهمها بنفسه أولا ثم يطرح علينا أفكاره قبل طلب الشرح المفصل - - تعمل الدارة بتغذية مصدر قدرة +5 فولت - هذه الدارة لها زمن تأخير 10 نانو ثانية - الفقد في القدرة للبوابة = 10 مللى واط - أقصى تردد للعمل هو 35 ميجا هرتز
العائلة منخفضة القدرة Low power TTL :
ودارة نفس البوابة (NAND) في هذه العائلة (المنخفضة القدرة) مشابهة لمثيلتها في العائلة السابقة (العائلة القياسية) ولكنها مختلفة في عدم وجود الثنائى CR1 كما أن قيم المقاومات بها مختلفة وهى كالتالى : R1=40K R2=20K R3=12K R4=500 ويكون ناتجا من هذا الإختلاف أن التيار المار أقل وفقد القدرة أقل. وهذه العائلة الفرعية لها زمن تأخير 33 نانوثانية والفقد في القدرة للبوابة هو 1 مللى واط وأقصى تردد هو 3 ميجا هرتز
العائلة العالية السرعة High Speed TTL:
وتم بناء هذه العائلة بإضافة زوج دارلينجتون Darlington - Q3/Q4 وتقليل قيم المقاومات مما يسرع الإنتقال من حالة منطقية إلى أخرى. وفى هذه العائلة الفرعية لها زمن تأخير = 6 نانوثانية وقدرة مفقودة بمقدار 22 مللى واط في البوابة الواحدة وأقصى تردد يمكن العمل عليه هو 50 ميجا هرتز.
عائلة الربط بالشوتكى SCHOTTKY-Clamped TTL :
وهى أخر العائلات الفرعية (تحت الTTL) ظهورا وهى أسرع من أى عائلة TTL أخرى وتختلف هذه العائلة الفرعية عن أى عائلة أخرى في الTTL في أنها تستخدم ترانزستور معدل حيث توصل قاعدة الترانزستور بمجمعه عن طريق موحد شوتكى (كما هو موضح بالشكل) ويعمل الدايود على تحويل تيار القاعدة عندما يكون الترانزستور في حالة غلق ON وذلك حتى يمنعه من تخزين الشحنات التى تبطىء من سرعته عندما يتحول من الحالة ON إلى الحالة OFF . وهذا يسرع الأداء العام للدارة مما يعطي للبوابة زمن انتقال يساوى 3 نانوثانية ومعدل إستهلاك للقدرة = 19 مللى واط وأقصى تردد يمكن العمل عليه هو 125 ميجا هرتز